a我考网

 找回密码
 立即注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

查看: 58|回复: 0

[PC技术] 2012年计算机三级考试PC技术基础知识(18)

[复制链接]
发表于 2012-7-31 20:55:16 | 显示全部楼层 |阅读模式
二、主存储器:存储器分类,存储器组成与工作事理,Cache存储器
9 D: B& c1 C6 z0 d! A0 R: o  1.ROM存储器
8 V, T4 Y# O. T1 [  c- _$ @  ROM(Read Only Memory)是只读存储器,其内容只能读出,不能写入。
2 {7 Y9 ?& G; ~+ i' G: N  PROM(Programmable ROM)是可编程只读存储器,许可用户一次性写入。 ; U; V# n9 _& a8 w
  EPROM(Erasable PROM)是可擦除的可编程只读存储器,可经由过程紫外光照射来擦除其内容,而从头写入,并可以一再多次。
) y! b3 V0 @3 y( |  EEPROM(Electrical EPROM)是电可擦除的可编程只读存储器,可不从电路板上拔下芯片,操作电旌旗灯号擦除与写入。
/ H" d( n+ `- {7 l  2.SRAM与DRAM
* Y1 q" }) o8 p/ Z  静态随机存取存储器SRAM的根基存储电路操作触发器存储信息的事理,凡是由6支MOS晶体管组成,工作速度较快而功耗较高;动态随机存取存储器DRAM的根基存储电路操作电容存储信息的事理,凡是由2支MOS晶体管组成,因为电容的漏电而需要经常(约2毫秒)刷新,所以工作速度较慢,但芯片存储容量大且功耗低。
- m: |4 Z. l! h) Y: W  3.存储矩阵与译码驱动
3 U! x! o& T+ b7 @8 x* J$ V  设存储容量为2n,则存储器的地址线为n条,若直接译码驱动,就需要2n个驱动器。为了节约驱动线数,一般将存储器分成(2n/2)×(2n/2)矩阵,这样,驱动线就是2×(n/2)条。例如n=12,存储容量为4096,若直接译码驱动,则需驱动线4096条;若采用矩阵式译码,则只需驱动线2×26 =2×64=128条。 ' n% ^1 }6 d- M" X/ r6 r+ Q; A
  4.PC机的存储节制旌旗灯号 0 ~  I0 Q/ ^; s2 U5 @
  M/IO———访谒存储器或外设的节制旌旗灯号,高电日常平常暗示访谒存储器。 " ]' r7 L/ k# u; w$ h
  RD———读旌旗灯号,低电日常平常暗示读存储器。
! m# \5 b+ m4 M- C' |  WR———写旌旗灯号,低电日常平常暗示写存储器。 & z- V$ Q: D: Q2 a$ o- M
  ALE———地址锁存旌旗灯号,高电日常平常将地址锁存到存储器中。 $ @" Z' f5 C( q6 W) K9 R
  DEN———数据有用旌旗灯号,低电日常平常才打开数据收发器(否则存储器与数据总线断开)。 ! g- x! U5 S' l+ P! ^& ~
  DT/R———数据收发节制旌旗灯号,高电平暗示CPU发出数据,低电平暗示CPU接神通据。
+ s# L! _. ^& f& J  BHE———高8位数据许可旌旗灯号,低电平暗示8位数据总线上的数据是16位数据的高8位。经由总线的节制器后,存储器读写节制旌旗灯号的名称会有所转变,例如MRDC是存储器读呼吁,MWTC是存储器写呼吁等。
* s1 r8 _# H7 d- o8 w. p1 k& ^  5.存储器地址选择 : a" L. l3 P5 `$ j/ y
  一个存储器凡是由若干存储器芯片组成,为了实现对存储器的正确寻址,应将存储器芯片的地址线连到CPU地址线的低位部门,以实现片内寻址;CPU地址线的其余部门应按存储器地址分布的要求,经由过程译码器对单个芯片进行选择(发生片选旌旗灯号CS)。若干为了节约译码器件,只用部门高位CPU地址加入译码,则会发生地址重叠问题。在现实应用中,应避免两个以上的地址访谒到统一存储单元。 - B) Y, s/ G) @: m( d
  6.CPU时序与存储器存取时刻的配合
9 h3 ]- t8 k" H( s, _2 J. B0 ^  CPU进行读写操作是按必然的时序进行的,如不美观存储器的读出时刻或写入侍旧讼长,不能知足CPU时序的要求,则需要在CPU时序中插入期待周期,才能保证对存储器的正确读写。
# @! a1 h# Y4 ~  S. ?, b  7.高速缓存(Cache)
# S! U) x2 q  v3 V  为了使高速的CPU与慢速的主存储器之间能协同工作,而又不要在CPU时序中插入期待周期,而在CPU与主存储器之间惹人高速缓存(又称快存)。在快存中存放使用最频仍的指令和数据,这样CPU的工作速度获得了保证,从而提高了整个系统的工作速度。为什么不提高整个内存的速度?因为成本太高。今朝内存(DRAM)的存取时刻是60~70纳秒,快存(SRAM)的存取时刻是15纳秒,而前者的价钱是后者的10倍。 7 m% _) [; k& K2 z& T
  为了提高快存的工作效率,在CPU中的缓存又分成存取指令和存取数据两部门,并在CPU芯片外设立二级缓存,飞跃机的一级缓存容量为16KB(存放指令与数据各8KB),二级缓存容量为256KB或512KB。 2 O8 z+ a% [+ B. x( w8 e
  一、二级缓存合在一路,可使CPU访谒缓存的射中率达到98%,如不美观数据既不在一级缓存中,又不在二级缓存中,则Cache节制器将从主存中存取数据,并在向CPU传送数据的同时,改削缓存中的内容。显然,应连结Cache与主存中数据的一致性,为此,当CPU执行写操作时,不单要写入Cache中,还要写入主存中。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|Woexam.Com ( 湘ICP备18023104号 )

GMT+8, 2024-5-4 03:49 , Processed in 0.186217 second(s), 21 queries .

Powered by Discuz! X3.4 Licensed

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表