2012年计算机三级信息管理技术考试要点总结（4）

会计考友

六、运算器 1.运算器的组成多功能算术/逻辑运算单元（ALU）:对一片ALU来说，可有三个进位输出。其中G称为进位发生输出，P称为进位传送六、运算器 1.运算器的组成
　　多功能算术/逻辑运算单元（ALU）:
$ Y: O$ m! V' b) N9 o6 c　　对一片ALU来说，可有三个进位输出。其中G称为进位发生输出，P称为进位传送输出。在电路中，多加这两个进位输出的目的是为了便于实现多片（组）ALU之间的先行进位，为此，还需一个配合电路，它称为先行进位发生器（CLA）。内部总线:
　　按照总线所处位置，总线分为内部总线和外部总线两类。内部总线是指CPU内各部件的连线，而外部总线是指系统总线，即CPU与存储器、I/O系统之间的连线。
　　按总线的逻辑结构来说，总线可分为单向传送总线和双向传送总线。所谓单向总线，就是只能向一个标的目的传送。所谓双向总线，就是可以向两个标的目的传送。换句话说，总线既可以用来发送数据，也可以用来接神通据。
( O/ _) H* o1 K　　总线的逻辑电路往往是三态的，即输出电平有三种状况:逻辑“1”、逻辑“0”和“浮空”状况。2.运算器的根基结构
7 W) |( H4 ]- T+ m5 l: ]　　运算器搜罗ALU、阵列乘除器件、寄放器、多路开关或三态缓冲器、数据总线等逻辑部件。现代计较机的运算器大体有如下三种结构形式。①单总线结构的运算器②双总线结构的运算器③三总线结构的运算器
) _' q, {1 o1 k0 _0 {, v　　七、节制器1.节制器在CPU中的位置
  t; @- c5 [, s8 a5 T　　中心措置器（CPU）由两个首要部门———节制器及运算器组成。其中轨范计数器、指令寄放器、指令译码器、时序发生器和操作节制器等组成了节制器。它是对计较机发布呼吁的“抉择妄想机构”，协协调批示整个计较机系统的操作，是以，它处于CPU中极其主要的位置。在CPU中，除算术逻辑单元（ALU）及累加器外，尚有下列逻辑部件:
: n4 ~6 s- F6 {. Z7 m+ T. z　　（1）缓冲寄放器（DR）
; {* J+ v' m% e　　缓冲寄放器用来且则存放由内存储器读出的一条指令或一个数据字;反之，当向内存存入一条指令或一个数据字时，也且则将它们存放在这里。缓冲寄放器的浸染是:①作为CPU和内存、外部设备之间传送的中转站;②抵偿CPU和内存、外部设备之间在操作速度上的分歧;
9 c4 z2 y# K: Z6 @0 y* y) h　　③在单累加器结构的运算器中，缓冲寄放器还可兼作为操作数寄放器。
0 L4 {# F4 a* j( S, Q  E! N　　（2）指令寄放器（IR）
　　指令寄放器用来保留当前正在执行的一条指令。指令划分为操作码和地址码字段，它们由二进制数字组成。为执行任何给定的指令，必需对操作码进行译码，以便指出所要求的操作。
2 m. g0 \/ c) j) ?/ U' W　　指令寄放器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作节制器发出具体操作的特定旌旗灯号。
1 p) _3 Q6 Y' v　　（3）轨范计数器（PC）
　　为了保证轨范能够持续地执行下去，CPU必需具有某些手段来确定下一条指令的地址。而轨范计数器（PC）恰是起到这种浸染，所以凡是又称其为指令计数器。
2 d; V' M- K* ?& O8 ^　　（4）地址寄放器（AR）
　　地址寄放器用来保留当前CPU所要访谒的内存单元的地址。因为在内存和CPU之寄放在着操作速度上的分歧，所以必需使用地址寄放器来连结地址，直到内存读/写操作完成为止。
　　（5）累加寄放器（AC）
8 P. B  f3 i1 q2 r　　累加寄放器AC凡是简称为累加器。它的功能是:当运算器的算术/逻辑单元（ALU）执行全数算术和逻辑运算时，为ALU供给一个工作区。例如，在执行一个加法前，先将一个操作数且则存放在AC中，再从内存中掏出另一个操作数，然后同AC的内容相加，所得结不美观送回AC中，而AC华夏有的内容随即被破损。顾名思义，累加寄放器用来且则存放ALU运算的结不美观。显然，运算器中至少要有一个累加器寄放器。
8 K3 z+ @' M* }( l5 f　　因为运算器的结构分歧，可采用多个累加寄放器。
3 Y& n& l  E. U6 [/ a3 b8 V  j+ M5 V　　（6）状况寄放器（SR）
　　状况寄放器保留由算术指令和逻辑指令运行或测试结不美观成立的各类状况码内容。